一、cmos门的扇出系数？
cmos电路有极高的输入阻抗，因此其扇出系数很大，额定扇出系数可达50。但是，必须指出的是，扇出系数是指驱动cmos电路的个数，若就灌电流负载能力和拉电流负载能力而言，cmos电路远远低于ttl电路。
二、逻辑门书籍
陈波编的《逻辑学导论》(中国人民大学出版社)或者人大逻辑学教研室编的《逻辑学》.这两本都不错.无论从深度和广度来讲都挺适合初学者.里面既涉及形式逻辑也涉及一点非形式逻辑,既有古典逻辑也有现代逻辑,每章后面都附有习题,方便读者进行消化和巩固.如果你看完其中一本书后去看一下(美)柯匹,(美)科恩写的《逻辑学导论》.这算是一本很经典的教材.里面的内容很丰富,相当于是第一本书的扩充和深化.你也可以去看一下黑格尔写的《逻辑学》,这本书比较偏向于哲学逻辑,里面都是理论性的东西,有点抽象,不够看完之后绝对对自己的思维有很大的启发.当然还有数理逻辑、模糊逻辑等等,你有兴趣的话可以都找来看看.
三、与非逻辑门的逻辑特性？
TTL与非门的特性参数：
1输出高电平U(OH)：至少有一个输入端接低电平时的输出电平。电压传输特性的截止区的输出电压为3.6V，一般产品规定UOH≥2.4V即为合格。
2输出低电平U(OL)：输入全为高电平时的输出电平。电压传输特性的饱和区的输出电压为0.3V。一般产品规定UOL＜0.4V时即为合格。
3开门电平U(ON):是保证输出电平达到额定低电平(0.3V)时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。一般产品规定UON≤1.8V。
4关门电平U(OFF):是保证输出电平为额定高电平(2.7V左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。一般产品要求UOFF≥0.8V。
5扇入系数N(i):是指与非门的输入端数目。
6扇出系数N(O):是指与非门输出端连接同类门的个数。反映了与非门的带负载能力。
7平均传输延迟时间t(pd):平均延迟时间是衡量门电路速度的重要指标，指一个矩形波信号从与非门输入端到与非门输出端所延迟的时间。通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间t(PHL)，从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间t(PLH)。tpd为t(PLH)和t(PHL)的平均值,TTL门的t(pd)在3~40ns之间。
8平均功耗P:指在空载条件下工作时所消耗的电功率。
四、逻辑门的结构？
为了实现电路，要构建逻辑门的表示。顶部的LogicGate类代表逻辑门的通用特性：逻辑门的标签（label）和一个输出（output）
根据逻辑门接收输入的个数来为逻辑门分类。BinaryGate是LogicGate的一个子类，并且有两个输入。UnaryGatet同样是LogicGate的子类，但只有一个输入。这些输入被称作**‘引脚’(pin)**。
AndGate和OrGate是BinaryGate的子类，NotGate是UnaryGate的子类。AndGate、OrGate和NotGate类需要实现各自的布尔运算行为，这里提供一个函数performGateLogic()。
五、逻辑门芯片作用？
逻辑芯片组一般有两块（称南桥和北桥），用于控制和协调计算机系统各部件的运行，主要控制着内存I/O、总线I/O，集成了硬盘控制器，负责处理中断请求（IRQ）和直接内存访问（DMA）等
六、逻辑门基础原理？
逻辑门（Logic Gates)是在集成电路(Integrated Circuit)上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。
分为与或非门以下分别介绍：
或门（英文：Or gate）又称或电路。如果几个条件中，只要有一个条件得到满足，某事件就会发生，这种关系叫做“或”逻辑关系。具有“或”逻辑关系的电路叫做或门。或门有多个输入端，一个输出端，多输入或门可由多个2输入或门构成。只要输入中有一个为高电平时（逻辑1），输出就为高电平（逻辑1）；只有当所有的输入全为低电平时，输出才为低电平
与门（英语：AND gate）又称“与电路”。是执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平（逻辑1）时，输出才为高电平，否则输出为低电平（逻辑0）
非门有一个输入和一个输出端。逻辑符号中输出端的圆圈代表反相的意思。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。
七、mos逻辑门包含？
MOS管逻辑门包含（与门，或门，非门等）
与门可以由六个管子构成， 输入Vi为低电平时，上管导通，下管截止，输出为高电平；输入Vi为高电平时，上管截止，下管导通，输出为低电平。
与非门
当A,B输入均为低电平时，1,2管导通，3,4管截止，C端电压与Vdd一致，输出高电平。当A输入高电平，B输入低电平，1,3管导通，2,4管截止，C端电位与1管的漏极保持一致，输出高电平。当A输入低电平，B输入高电平，2,4导通，1,3管截止，C端电位与2管的漏极保持一致，输出高电平。当A，B输入均为高电平时，1,2管截止，3,4管导通，C端电压与地一致，输出低电平。
八、《迷你世界》电路逻辑门或门？
与或门——与门：ab有零则零，全1则1——或门a+b有1则1，全0则零或非门——（a+b）的非等同于a非与b非——有1则0，全0则1异或非门——ab+（a非）·（b非）——a、b相同则为1，不同则为0异或门——a非·b+a·b非——a、b不同则为1，相同则为0
九、什么是等效逻辑门？
数的计算方法有两种:
一是把FPGA基本单元（如LUT+FF，ESB/BRAM）和实现相同功能的标准门阵列比较，门阵列中包含的门数即为该FPGA基本单元的等效门数，然后乘以基本单元的数目就可以得到FPGA门数估计值。
二是分别用FPGA和标准门阵列实现相同的功能，从中统计出FPGA的等效门数，这种方法比较多的依赖于经验数据。对于第一种方法，FPGA包括LUT/FF/RAM等资源，分析各种资源等效门数时，总原则是等效原则，就是实现相同的功能，在标准门阵列中需要的门数就是FPGA该资源等效门数。
例如实现一个带寄存器输出的4输入XOR，在FPGA中需要用一个LUT和1个FF实现，在标准门阵列中一般要用21个与非门实现，于是1个LUT＋1个FF等效于21个门。对ESB（BRAM），由于用标准门阵列实现1bit的RAM时一般需要4个门，因此ESB/BARM 做RAM使用时，1bit等效4个门，对alteraFPGA中一个2048Bit的ESB，等效门数为8K。
光靠这些数据还不能比较准确地计算出FPGA的等效门数。因为这只是一种简单情况，实际情况要复杂很多。
十、逻辑门实物是什么？
逻辑门（Logic Gates)是在集成电路(Integrated Circuit)上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。
高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。
